课程内容:
　　Virtuoso XL Layout Editor - v5.1.41

课程简介:
　　Virtuoso-XL Layout Editor是Cadence 功能强大交互式的全定制数字和模拟IC版图编辑器。新型的强大的命令集同先进的版图编辑技术相结合，使其支持纯多边形、参数化单元、符号化版图与压缩、版图综合等多种输入方法，快速的设计层次浏览以及多窗口环境使用户同时编辑多个设计。该培训课程，学员将利用典型设计案例学习原理图或网表驱动式的集成电路版图设计技术。

课程目标:
　　• Set the environment for the Virtuoso XL Layout Editor
　　• Generate a layout from a schematic
　　• Edit a placed design
　　• Create interconnect manually
　　• Create interconnect using the Wire Editor
　　• Abstract your designs with the Abstract Generator
　　• Floorplan your design with Virtuoso Preview
　　• Route your design with the Virtuoso Chip Assembly Router
　　• Analyze and update your design
　　• Set up and complete a hierarchical design
　　• Place your design with Virtuoso Custom Placer

课程大纲:
　Day 1
　　❏ Introduction to Virtuoso XL Layout Editor
　　❏ Layout generation
　　❏ Editing Virtuoso XL placement
　　❏ Creating interconnect in Virtuoso XL
　　❏ Using the Wire Editor
　Day 2
　　❏ Analyzing and updating data
　　❏ Working with hierarchical designs and variables
　　❏ Generating abstracts
　　❏ Floorplanning with Virtuoso Preview

适合人员:
　　• Library Developers
　　• ASIC Designers
　　• Chip Designers
　　• Design Engineers
　　• Layout Designers
　　• Digital IC Designers
　　• Analog/Mixed-Signal IC Designers
　　• IC Designers
　　• Developers who create and route designs for analog or digital ICs

课程要求:
　　Prerequisites: You need experience with: Virtuoso Layout Editor, Cell Design Tutorial；
　　You should already have knowledge of: Layout Experience, CMOS Devices, UNIX OS

培训日期：2008年8月12日-2008年8月13日(食宿自理)
名额限制：10人
地点：天大科技园A1座2楼
联系人：徐先生
电话：（+8622）66211352
传真：（+8622）66211339
E-mail：xw4001@hotmail.com